Verilog硬體描述語言數位電路設計實務 /鄭信源 編著
- 出版項
- 臺北市 儒林 2013
- 語文
- 中文
- 稽核項
- 一冊 圖, 表 23公分 光碟一片
- ISBN
- 9789574999668 平裝附光碟 新台幣＄590
- 一般註
- 本書附贈之光碟，需連同書籍一併借出，不接受單獨出借！
| 條碼號 | 保管單位 | 架區 | 索書號/卷期 | 流通情形 | 預約/申調數 |
|---|
| C023007 | 資策會資料中心 | 圖書區 | B 621.381 5 8723 2013 | 請登入會員 | |
內容簡介
Verilog語言是一種一般性的硬體描述語言，它的語法與C語言相似，易學易用。本書是以邏輯合成的方式寫成的，可讓剛開始使用Verilog來 設計數位電路的新手們，用起來很上手。
本書目的在於藉由學習Verilog語言的過程中去瞭解硬體描述語言的設計概念，進而完成設計數位晶片的最終目標。最新版本中新增UDP，且增強Verilog 2001特色。
推薦延伸閱讀
借過該書還借過哪些書？